Microprocessador - Historial de revisió

Enric: /* Execució de programes en la CPU */

2015-12-01T18:11:01Z

Execució de programes en la CPU

Enric: /* Exercici */

2015-11-27T15:39:24Z

Exercici

Enric: /* Execució de programes en la CPU */

2015-11-27T14:59:33Z

Execució de programes en la CPU

Enric: /* Optimitzacions : DMA i interrupcions */

2015-11-18T20:17:00Z

Optimitzacions : DMA i interrupcions

Enric: /* Optimitzacions : DMA i interrupcions */

2015-11-18T20:03:22Z

Optimitzacions : DMA i interrupcions

Enric: /* Execució de programes en la CPU */

2015-11-10T19:59:58Z

Execució de programes en la CPU

Enric: /* Execució de programes en la CPU */

2015-11-10T19:56:07Z

Execució de programes en la CPU

Enric: /* Optimitzacions : DMA i interrupcions */

2015-11-10T14:56:29Z

Optimitzacions : DMA i interrupcions

Enric a 14:55, 10 nov 2015

2015-11-10T14:55:20Z

Enric: /* Transaccions de dades */

2015-11-09T15:03:41Z

Transaccions de dades

@@ Línia 36: / Línia 36: @@
 == Execució de programes en la CPU ==
 Les CPUs son capaces d'executar una sèrie d''''instruccions de baix nivell''', que vol dir que són instruccions molt senzilles i fortament depenents del ''hardware''. La versió ''Assembler'' d'aquestes instruccions solen indicar-se amb mnemotècnics com LOAD (carrega), ADD (suma), MUL o PROD (multiplica/producte), JP (jump=salt) i similars.
 En canvi, els [https://es.wikipedia.org/wiki/Lenguaje_de_alto_nivel llenguatges d'alt nivell] es caracteritzen per tenir una major abstracció i ser més independents del hardware subjacent. Faciliten molt la llegibilitat i s'assemblen més al llenguatge natural humà. La CPU no pot executar directament aquests programes, abans cal compilar-los o bé han de ser executats per un intèrpret. '''La CPU sempre executa instruccions de baix nivell'''.
 [[Fitxer:Execucio_cpu_1.svg|850px]]

@@ Línia 58: / Línia 58: @@
 === Exercici ===
-Si has entès els diagrames anteriors, fes els dibuixos de l'execució corresponent al següent programa, i intenta esbrinar quin és el missatge resultant que ens queda a la adreça <code>&1000</code>.
+Si has entès els diagrames anteriors, fes els dibuixos de l'execució corresponent al següent programa, i intenta esbrinar quin és el missatge resultant que ens queda a la adreça <code>&1000</code>. El què hi ha després del ";" és un comentari i no és de la instrucció (no ho tingueu en compte).
-  WR 76, &1000
+  WRITE 76, &1000  ;}
-  LD 70, A
+  LOAD 70, A       ;} -> diagrama 1
-  LD 9, B
+  LOAD 9, B        ;}
-  ADD A, B
+  ADD A, B         ;  -> diagrama 2
-  WR ACC; &1001
+  WRITE ACC; &1001 ;}
-  WR 86, &1002
+  WRITE 86, &1002  ;} -> diagrama 3
-  WR 69, &1003
+  WRITE 69, &1003  ;}
 <br>

← Versió més antiga		Revisió del 14:59, 27 nov 2015
Línia 55:		Línia 55:

	[[Fitxer:Execucio_cpu_5.svg\|850px]]		[[Fitxer:Execucio_cpu_5.svg\|850px]]
		+
		+
		+	=== Exercici ===
		+	Si has entès els diagrames anteriors, fes els dibuixos de l'execució corresponent al següent programa, i intenta esbrinar quin és el missatge resultant que ens queda a la adreça <code>&1000</code>.
		+
		+	WR 76, &1000
		+	LD 70, A
		+	LD 9, B
		+	ADD A, B
		+	WR ACC; &1001
		+	WR 86, &1002
		+	WR 69, &1003
		+
		+	<br>

	== Transaccions de dades ==		== Transaccions de dades ==

← Versió més antiga		Revisió del 20:17, 18 nov 2015
Línia 82:		Línia 82:

	[[Fitxer:PIODMA.GIF]]		[[Fitxer:PIODMA.GIF]]
		+
		+	[[Fitxer:DMA.png]]

← Versió més antiga		Revisió del 20:03, 18 nov 2015
Línia 80:		Línia 80:
	* '''DMA o [https://es.wikipedia.org/wiki/Acceso_directo_a_memoria Direct Memory Access]''': mecanisme per automatitzar la transferència de dades entre la RAM i el sistema d'E/S <u>sense intervenció de la CPU</u>.		* '''DMA o [https://es.wikipedia.org/wiki/Acceso_directo_a_memoria Direct Memory Access]''': mecanisme per automatitzar la transferència de dades entre la RAM i el sistema d'E/S <u>sense intervenció de la CPU</u>.
	* '''[https://ca.wikipedia.org/wiki/Interrupci%C3%B3 Interrupcions]''' : sistema per avisar la CPU perquè interrompeixi la tasca actual i s'ocupi d'algun dispositiu extern d'E/S. Si no utilitzem interrupcions, la CPU es veu obligada a sondejar regularment els dispositius (''polling'') el que resulta molt més ineficient.		* '''[https://ca.wikipedia.org/wiki/Interrupci%C3%B3 Interrupcions]''' : sistema per avisar la CPU perquè interrompeixi la tasca actual i s'ocupi d'algun dispositiu extern d'E/S. Si no utilitzem interrupcions, la CPU es veu obligada a sondejar regularment els dispositius (''polling'') el que resulta molt més ineficient.
		+
		+	[[Fitxer:PIODMA.GIF]]

@@ Línia 36: / Línia 36: @@
 == Execució de programes en la CPU ==
-Els programes s'emmagatzemen en una regió de la RAM (en les màquines antigues o més senzilles de vegades està en una ROM).
+Els programes s'emmagatzemen en una regió de la RAM (en les màquines antigues o més senzilles sol estar en una ROM o ''Read-Only Memory'').
 Una altra regió de la RAM conté les dades a tractar.
 [[Fitxer:Execucio_cpu_1.svg|850px]]
@@ Línia 51: / Línia 55: @@
 [[Fitxer:Execucio_cpu_5.svg|850px]]
 == Transaccions de dades ==

@@ Línia 70: / Línia 70: @@
 == Optimitzacions : DMA i interrupcions ==
-En el funcionament habitual de l'arquitectura Von-Neumann el control sempre el porta la CPU. Però això ens portaria a '''colls d'ampolla''' poc eficients.
+En el funcionament habitual de l'arquitectura Von-Neumann '''el control sempre el porta la CPU''', però això ens porta a '''colls d'ampolla''' poc eficients.
 La CPU és un dispositiu molt ràpid (el més ràpid), mentre que la memòria RAM és més lenta i el sistema de entrada/sortida (E/S) encara ho és més. Per tant, quan la CPU requereix l'entrada de dades del sistema d'E/S (per exemple d'un disc dur o un dispositiu USB com un ratolí) ha d'esperar-se i "malgasta" el seu temps.

← Versió més antiga		Revisió del 14:55, 10 nov 2015
Línia 67:		Línia 67:
	# La RAM reconeix la demanda i demana a la CPU que s'esperi a través de la senyal de WAIT (espera).		# La RAM reconeix la demanda i demana a la CPU que s'esperi a través de la senyal de WAIT (espera).
	# Quan la senyal de WAIT torna a 1, la dada està disponible al bus de DADES perquè la CPU el llegeixi.		# Quan la senyal de WAIT torna a 1, la dada està disponible al bus de DADES perquè la CPU el llegeixi.
		+
		+
		+	== Optimitzacions : DMA i interrupcions ==
		+	En el funcionament habitual de l'arquitectura Von-Neumann el control sempre el porta la CPU. Però això ens portaria a '''colls d'ampolla''' poc eficients.
		+
		+	La CPU és un dispositiu molt ràpid (el més ràpid), mentre que la memòria RAM és més lenta i el sistema de entrada/sortida (E/S) encara ho és més. Per tant, quan la CPU requereix l'entrada de dades del sistema d'E/S (per exemple d'un disc dur o un dispositiu USB com un ratolí) ha d'esperar-se i "malgasta" el seu temps.
		+
		+	Així, s'han inventat diverses optimitzacions per aprofitar tota la potència de la CPU i no fer-la esperar enfront dispositius lents.
		+	* '''DMA o [https://es.wikipedia.org/wiki/Acceso_directo_a_memoria Direct Memory Access]''': mecanisme per automatitzar la transferència de dades entre la RAM i el sistema d'E/S <u>sense intervenció de la CPU</u>.
		+	* '''[https://ca.wikipedia.org/wiki/Interrupci%C3%B3 Interrupcions]''' : sistema per avisar la CPU perquè interrompeixi la tasca actual i s'ocupi d'algun dispositiu extern d'E/S. Si no utilitzem interrupcions, la CPU es veu obligada a sondejar regularment els dispositius (''polling'') el que resulta molt més ineficient.

@@ Línia 55: / Línia 55: @@
 == Transaccions de dades ==
 Diagrama de les transferències de dades en l'arquitectura Von-Neumann. Es poden veure la ocupació dels busos i les senyals de control.
 [[Fitxer:transfer-bus-micro2.gif]]