Memòria - Historial de revisió

Enric: /* Freqüències */

2015-11-19T18:13:14Z

Freqüències

2015-11-19T18:12:39Z

DDR SDRAM: Double Data Rate

2015-11-18T20:13:10Z

Dual-channel i triple-channel

2015-11-18T20:10:09Z

Què fer amb els errors de memòria?

2015-11-18T20:08:21Z

Encapsulament

2010-11-04T08:42:58Z

Detecció d'errors en les memòries

2010-11-04T08:41:40Z

Què fer amb els errors de memòria?

2010-11-04T08:39:41Z

ECC – Error Correction Code

2010-11-04T08:35:58Z

Paritat

2010-10-30T12:01:11Z

Detecció d'errors en les memòries

@@ Línia 289: / Línia 289: @@
   BW = f<sub>RAM</sub> &times; 8 B/transfer
   BW = f<sub>FSB</sub> &times; factorDDR &times; 8 B/transfer
 == Detecció d'errors en les memòries ==

@@ Línia 261: / Línia 261: @@
-Les DDR s'han imposat al mercat (per davant de les RDRAM i d'altres) per la seva eficiència en la transferència de dades per blocs. Tot i així, tenen el problema de la latència, que augmenta cada cop que dupliquem la velocitat del bus. Així, la DDR3 té molta més velocitat de transferència que les anteriors amb el mateix clock del bus intern, però a la pràctica tenen el problema de la latència.
+Les DDR s'han imposat al mercat (per davant de les RDRAM i d'altres) per la seva eficiència en la '''transferència de dades per blocs'''. Tot i així, tenen el '''problema de la latència''', que augmenta cada cop que dupliquem la velocitat del bus. Així, la DDR3 té molta més velocitat de transferència que les anteriors amb el mateix clock del bus intern, però a la pràctica tenen el problema de la latència.
 === Nomenclatura dels noms DDR ===
@@ Línia 289: / Línia 289: @@
   BW = f<sub>RAM</sub> &times; 8 B/transfer
   BW = f<sub>FSB</sub> &times; factorDDR &times; 8 B/transfer
 == Detecció d'errors en les memòries ==

@@ Línia 333: / Línia 333: @@
 == Dual-channel i triple-channel ==
-Dual-channel és una '''tecnologia de la placa base per multiplicar per dos l'ample de banda de la memòria'''. Es basa en fer treballar dos bancs de RAM alhora, repartint les dades entrellaçades (''interleaved''), el que fa augmentar l'amplada de banda resultant amb la mateixa latència.
+Dual-channel és una '''tecnologia implementada al xipset (Northbridge) per multiplicar per dos l'ample de banda de la memòria'''. Es basa en fer treballar dos bancs de RAM alhora, repartint les dades entrellaçades (''interleaved''), el que fa augmentar l'amplada de banda resultant amb la mateixa latència.
 [[Imatge:single_vs_dual_channel2.png|800px]]
-Intel ha començat a treure models del seu nou Core i7 amb '''arquitectures triple-channel''', AMD encara no ha reaccionat a la novetat (Nov/2009).
+Intel també ha tret plaques base amb tecnologia '''triple channel'''.

← Versió més antiga		Revisió del 20:10, 18 nov 2015
Línia 328:		Línia 328:


−	'''Si, després del test, concloem que la memòria té errors permanents, és millor llençar-la perquè provocarà que la màquina es penji de manera aleatòria'''.	+	'''Si, després del test concloem que la memòria té errors permanents, és millor llençar-la perquè provocarà que la màquina es penji de manera aleatòria'''.
		+
		+	<br>

	== Dual-channel i triple-channel ==		== Dual-channel i triple-channel ==

@@ Línia 231: / Línia 231: @@
 |}
+[[Fitxer:DDR_Memory_Comparison.svg|350px]]
 == DDR SDRAM: Double Data Rate ==

@@ Línia 293: / Línia 293: @@
 *'''Errors permanents''': la memòria te bytes malmesos. En aquest cas sol passar que la màquina es penja sovint, tot i que no té perquè seguir un patró determinístic (es pot penjar en diferents situacions). <u>Quan detectem que una memòria té errors permanents (amb el test de memòria) és millor que la llencem</u>.
-Algunes memòries disposen de control d'errors. Veiem algunes tècniques possibles per aconseguir-ho.
+Algunes memòries disposen de control d'errors. Veiem algunes tècniques possibles per aconseguir-ho:
 === Paritat ===
@@ Línia 301: / Línia 304: @@
 [[Imatge:parity.jpg]]
 === ECC – Error Correction Code ===
@@ Línia 310: / Línia 314: @@
 Per implementar la ECC cal un controlador i una memòria específica. Els mòduls de memòria són més cars i només es solen utilitzar en servidors i supercomputació.
 === Què fer amb els errors de memòria? ===

@@ Línia 312: / Línia 312: @@
 === Què fer amb els errors de memòria? ===
 *'''En les sistemes amb ECC el sistema operatiu és notificat pel controlador de RAM''' amb una excepció quan hi ha un error de memòria, i el mateix S.O. ha de decidir què fer, si ignorar-lo i continuar, o bé parar (halt) el sistema (pantalla blava del windows). En qualsevol cas se sol aconsellar a l'usuari de fer un test de memòria.
 *'''El test de memòria''' és una anàlisi més profunda del dispositiu i es pot fer des de la pròpia BIOS si ho permet. També hi ha programes que fan un examen més exhaustiu, però no es pot utilitzar una aplicació normal, ja que no se li permetria accedir a posicions de memòria utilitzades pel sistema operatiu. Per tant, cal efectuar el test abans d'arrancar el S.O. Per exemple, <u>en la distribució GNU/Linux Ubuntu apareix una opció al menú d'arranc (GRUB) que permet fer un test de memòria</u>.
 Si, després del test, concloem que la memòria té errors permanents, és millor llençar-la perquè provocarà que la màquina es penji de manera aleatòria.
 == Dual-channel i triple-channel ==

@@ Línia 303: / Línia 303: @@
 === ECC – Error Correction Code ===
-[[Imatge:memtest_ubuntu.png|400px|thumb|dreta|Programa de test de memòria inclòs amb les distribucions Debian/Ubuntu. Es posa en marxa a l'arranc, sense carregar el sistema operatiu per poder chequejar tota la memòria RAM.]]
-Alguns controladors de RAM per servidors i sistemes segurs poden utilitzar la RAM en un mode especial per detectar errors i corregir-los. Es basen en modes complexes de l'anomenat '''Codi Hamming''' que permet:
+Alguns controladors de RAM per servidors i sistemes segurs poden utilitzar la RAM en un mode especial per detectar errors i corregir-los. Es basen en afegir 4 bits més byte, utilitzant l'anomenat '''Codi Hamming''' que permet:
 *Corregir errors d'1 bit
-*Detectar si hi ha errors de fins a 4 bits sense corregir-los.
+*Detectar el 100% dels errors de fins a 4 bits sense corregir-los.
-Per implementar la ECC cal un controlador i una memòria específica. Sembla ser que la inclusió de controls ECC en la memòria va a "modes", i realment només s'utiltiza en servidors i supercomputació.
+Per implementar la ECC cal un controlador i una memòria específica. Els mòduls de memòria són més cars i només es solen utilitzar en servidors i supercomputació.
 === Què fer amb els errors de memòria? ===

@@ Línia 296: / Línia 296: @@
 === Paritat ===
-Aquestes memòries disposen, a més dels 8 bits de cada cel·la, un bit de paritat addicional. Amb aquest es pot detectar si hi ha hagut un error d'1 bit o d'un nombre imparell d'aquests. En aquest bit addicional es posa un 1 si el nombre d'1's del byte és parell, i si no es posa un 0. D'aquesta manera es permet detectar errors, malgrat no es puguin corregir.
+Aquestes memòries disposen, a més dels 8 bits de cada cel·la (bit), '''un bit de paritat addicional'''. Amb aquest es pot detectar si hi ha hagut un error d'1 bit o d'un nombre imparell d'aquests.
 === ECC – Error Correction Code ===